2 嵌入式数字示波器原理
系统的总体设计框图如图1所示。
根据项目需求，本项研究的主要性能指标：4通道输入，采样频率范围为2KHz~20 MHz，输入电压范围为0~±4V，频率、脉宽和幅值（满量程）精度：±0.5％，良好的人机交互界面。
采用S3C2410A和uC/OS．．-Ⅱ相结合的设计方法。输入前端采用模数（A/D）转换和FIFO缓冲存储的结构．利用FIFO在读写控制逻辑、高速数据交换方面的优势，使多路数据采集和存储同步的同时，还可改变采样频率切换量程。多路数据传输利用DMA传输方式，提高系统运行效率。输出显示端利用S3C2410A的液晶屏控制器将数字量转换成液晶屏上的点坐标来显示4通道的波形以及相关数据。采用鼠标对人机交互界面进行操作，减小了系统的体积，提高了系统的可操作性。
图1嵌入式数字示波器原理框图
3 硬件设计
根据系统的总体功能划分，可将硬件设计分为数据采集模块和显示模块2大部分。
3．1数据采集模块
数据采集模块主要由MD转换和FIFO缓冲存储组成，系统接口如图2所示。
图2数据采集系统接口图
单路数据采集由1片运放（AD9631）、1片12位ADC （AD9224）、2片FIFO（IDT7204）组成。
AD963l是一种低畸变、低噪声、高速运放。主要提高输入阻抗，减小外接阻抗变化的影响。模拟输入经AD9631处理后至AD9224，在S3C2A10A的控制下，系统产生可调频率方波接为AD9224和IDT7204的工作信号。AD9224开始对输入信号进行模数转换．同时转换输出的数字信号保存到相应的FIFO中。FIFO存满时，S3C2410A通过DMA通道将多路FIFO中的数据依次存放到SRAM中的固定地址区域。