结构如图2所示。
3．2 逻辑分析仪
数字信号适配器、高速采样存储器和系统同步控制模块内的控制电路构成了一个18通道的逻辑分析仪，该逻辑分析仪具有200 MS／s的采样速率和1兆点的存储深度，具有丰富的信号触发能力和同步工作能力，其信号测量带宽为80 MHz。数字信号适配器具有双向信号处理能力，它既能够将被测系统的数字信号送往系统同步控制模块内的逻辑分析仪进行测量，又能够将数据模型发生器输出信号送往被测系统，驱动被测系统的信号节点。
工作时数字信号适配器在系统同步控制器的控制下实时切换各通道数字信号的传送方向。数字信号适配器结构如图3所示。
逻辑分析仪在测量时首先由信号锁存器将外部的被测信号锁定，锁定后的信号DinBUS送往方向控制器，控制寄存器按照系统同步控制模块的信号调节信号锁定的时序和信号传送的方向，经方向控制器驱动后的被测信号送往系统同步控制模块，系统同步控制模块将被测信号实时存入高速采样存储器，并产生预先设定的触发过程。
高速采样存储器实时存储示波器和逻辑分析仪送来的数字信号，采样完毕后，高速采样存储器中的数据经系统同步控制器和通讯控制模块送往上位计算机。具有34 b的数据宽度和1 MB的地址空间，它在系统同步控制器输出的采样时钟信号MSBUS-CLK和控制信号MSBUS-C的驱动下工作。高速采样存储器结构如图4所示。
3．3 软件结构
基于虚拟仪器技术的逻辑分析仪主要由数据捕获和数据显示2部分组成。数据输入部分将各通道的输入变换成相应的数据流；触发产生部分根据数据捕获方式在数据流中搜索特定的数据字，然后决定是否产生触发信号来控制数据存储器，以便开始或停止存储数据。数据显示部分将存储器里有效的数据以多种方式显示出来，方便对已捕获的数据进行分析。主程序流程图如图5所示。