图3：表层铺过地后的PCB
仿真结果如下图：
图4a：表层铺地后的S21 （0.1016mm）
图4b：表层铺地后的S21 （0.35mm）
图4：表层铺过地后的S21
由图中看到，仿真的数据显示，该传输线的线损已经是1-2 dB的数量级了，当然0.35 mm的损耗要明显小于0.1016 mm的。另外一个明显的现象是相对于未铺地的仿真结果，随着频率由800MHz到1GHz的增加，损耗趋大。
我们可以从仿真的结果中得到这样一个结果：
1.射频走线最好按50欧姆走，可以减小线损；
2.表层的铺地事实上是将一部分RF信号能量耦合到了地上，造成了一定的损耗。因此PCB表层的铺地应该有所讲究。尽量远离RF线。工程经验是大于1.5倍的线宽。
来源：硬件十万个为什么
关于EDA,IC设计就介绍完了，您有什么想法可以联系小编。