图 3：具串行 LVDS 输出的 14 位 / 12 位、25Msps 至 125Msps 四通道 / 双通道 ADC 系列
对于在 ADC 和逻辑器件之间布设高速数字线的挑战，数字设计师也许太熟悉了。设计师必须极其小心地确保在高速走线之间有足够的间隔，以及确保数字信号不跨越模拟边界。布局不佳会导致数字开关噪声反馈回 ADC 的模拟输入，从而引起系统总体性能下降。LTM9011 系列提供了直通式引出脚配置，从而减少了布设数据 I/O 线所需占用的电路板面积，并简化了布局，可最大限度地减少与数字反馈相关的问题 （参见图 4）。其他选项包括降低数字反馈的数据输出随机函数发生器、7 个可编程 LVDS 输出电流值、内部 100Ω LVDS 输出终端电阻器、以及数字输出测试码型。这些配置可以非常容易地通过 SPI 或硬连线设定，以实现更小的操作模式组。
图 4：14 位、 80Msps 至 125Msps、 8 通道 ADC 提供直通式引出脚，以易于布设至 FPGA 的走线
凌力尔特公司提供的所有这些串行 LVDS ADC 都可用配备了 VITA-57 FPGA Mezzanine 连接器 （FMC） 的演示版进行评估。运用强大的 PScopeTM QuikEvalTM II 软件，工程师还能评估多个并行输入通道的性能。PScope 软件是凌力尔特公司的高速 ADC 评估软件。就一个简单的程序而言，它用几秒钟就能完成复杂的计算。PScope 软件使工程师能快速和容易地评估信噪比 （SNR）、无寄生动态范围 （SFDR）、总的谐波失真 （THD） 以及高速 ADC 的其他关键参数。PScope 这一工具还可以执行更复杂的计算，如计算两个单音测试的互调失真，或者计算按动按钮时扩展频谱信号的相邻通道功率比 （ACPR）。它还支持诸如 LTM9011 等多通道 ADC，从而允许同时测量 8 个 ADC 通道。
图 5 是一个屏幕截图，显示了 PScope 数据收集与分析软件工具的强大功能。
图 5：凌力尔特的 PScope 数据转换器分析软件
JESD204 高速串行接口
8B/10B 编码当初是由 IBM 于 1980 年发明的，该编码无需帧时钟和数据时钟，这使得在高于 2GHz 的串行数据速率时，能实现单条传输线对通信。8B/10B 编码的独特特性允许将数据时钟嵌入于数据本身之中，并通过初始帧同步，用 COMMA （逗号） 字符与帧一起保持。为了以标准化方式实现这种编码的数据转换器接口，JEDEC 规范 JESD204 定义了所需的协议和电特性，这使得新一代更快、更准确的串行 ADC 得以实现，如凌力尔特公司具 77.6dB SNR 和 100dB SFDR 的 16 位、105Msps ADC LTC2274。JESD204 接口利用很多高性能 FPGA 上提供的 SerDes 端口，腾出了通用 I/O 用于其他功能。缺点是 ADC 上的电流模式逻辑驱动器消耗比 LVDS 驱动器大得多的电流。另外，还必须有足够的 SerDes 端口可用，以容纳所有 ADC 接口。