3 内部结构
DAC7512的组成框图如图2所示｡图中的输入控制逻辑用于控制DAC寄存器的写操作，掉电控制逻辑与电阻网络一起用来设置器件的工作模式，即选择正常输出还是把输出端与缓冲放大器断开，而接入固定电阻｡芯片内的缓冲放大器具有满幅输出特性，可驱动2kΩ及1000pF的并联负载｡
4 接口工作模式
DAC7512采用三线制（SYNC，SCLK及DIN）串行接口，
其串行写操作时序如图3所示｡写操作开始前，SYNC要置低，DIN的数据在串行时钟SCLK的下降沿依次移入16位寄存器｡在串行时钟的第16个下降沿到来时，将最后一位移入寄存器，可实现对工作模式的设置及DAC内容的刷新，从而完成一个写周期的操作｡此时，SYNC可保持低电平或置高，但在下一个写周期开始前，SYNC必须转为高电平并至少保持33ns？以便SYNC有时间产生下降沿来启动下一个写周期｡若 SYNC在一个写周期内转为高电平，则本次写操作失败，寄存器强行复位｡由于施密特缓冲器在SYNC高电平时的电流消耗大于低电平时的电流消耗，因此，在两次写操作之间，应把SYNC置低以降低功耗｡
DAC7512的片内移位寄存器宽度为16位，其中DB15､DB14是空闲位，DB13､DB12是工作模式选择位､DB11~DB0是数据位｡器件内部带有上电复位电路｡上电后，寄存器置0，所以DAC7512处于正常工作模式，模拟输出电压为0V｡
DAC7512的四种工作模式可由寄存器内的DB13､DB12来控制｡其控制关系如表1所列｡
表1 DAC7512的工作模式选择
DB13
DB12
工 作 模 式
0
0
工 作 模 式
0
1
掉电模式
输出端1kΩ到地
1
0
输出端100kΩ到地
1
1
高阻
掉电模式下，不仅器件功耗要减小，而且缓冲放大器的输出级通过内部电阻网络接到1kΩ､100kΩ或开路｡而处于掉电模式时，所有的线性电路都断开，但寄存器内的数据不受影响｡
5 与微处理器的接口
DAC7512与8051微控制器的接口如图4所示｡图中，8051的TXD驱动DAC7512的SCLK，而RXD则驱动DAC7512的串行数据线｡设计时可用8051的一个I/O位（如P3.3）作为SYNC信号｡在数据传输期间，P3.3要保持低电平｡由于8051的TXD脚输出时是低位在前，而DAC7512片内寄存器接收时是高位在前，故在传送数据前，应当用软件把数据调整好｡
由于8051一次只能传输8位数据｡因此，在一个写周期内，应当用8个时钟在其下降沿把数据写入DAC7512｡写数据时，MSB在前｡由于DAC7512内有16位寄存器，故在写完第一个字节后，P3.3仍然要保持低电平，以便传输第二个字节｡