双模前置分频器通常只有两个计数工作模式，但工作时只要一个模控制信号就可以实现简单的换模计数工作，而不需要采用类似可编程分频器那样复杂的预置操作，因而其工作频率可以做得像固定分频器那样高。事实上，双模前置分频器可以很好地解决固定前置分频器提高输出频率f0和降低频率分辨率△f 0的矛盾。
2 ADF4360_4的应用电路
利用锁相环频率合成器件设计的本振源能为混频电路提供良好的本振载波。利用ADF460_4作为混频器本振源的具体电路。电路中的外部晶振为20 MHz的高稳定度晶体振荡器。该电路可将来自AP的2.4 GHz信号下变换到950MHz，以供WLAN中的混频器使用，并最终使信号可以在特定的电缆上传输。
本电路用ADF4360_4来产生1.5 GHz的本地振荡信号（LO）。电路中的晶体振荡器不仅要给ADF4360_4提供参考频率，还要给控制ADF4360_4的FPGA芯片提供时钟。使用时，该晶振应接到ADF4360_4的参考时钟输入引脚CLK_ref，且其内部电荷泵输出引脚CP（ChargePump）与VCO输出引脚VTUNE之间还应接入环路滤波电路。
一个三阶环路滤波电路，在该电路中，PFD的相位检测频率fr为200 kHz，相位裕量为φP。由于系统外接的晶体振荡器的频率源为20 MHz，所以，可以据此计算出其参考分频比R为100。事实上，在设计时，可以利用ADI公司提供的ADIsimPLL工具计算出三阶环路滤波器的元件参数如下：
R1=9.46 kΩ，C1=173 pF，C2=2.36 nF，R2=19.3 kΩ，C3=79 pF。
3 ADF4360_4的FPGA初始化
每次给ADF4360_4加电时，都必须给内部数字寄存器写入一定的值才能获得需要的本振输出。而每次掉电后，原来写入内部数字寄存器的值也随之消失。所以，设计时可用FPGA控制板来写入数据。FPGA可选用ALTERA公司的EP1C3T100C6芯片，同时也可以外接20MHz的石英晶振来为其提供时钟。FPGA板上设置的5个按键分别为RESET（复位键）、CE（使能键）、R （R输入键）、C（C输入键）和N（N输入键）。EP1C3T100C6的双向I／O口77、78、79分别接ADF4360_4的LE、DATA、CLK，其中CLK为串行时钟输入，DATA为串行数据输入，LE为加载使能，该位为逻辑“1”时表示加载，LE由FPGA板子上的CE使能键控制。每次加载数据时。应先按RESET键复位，然后按CE使能键。这样，当FP-GA板和ADF4360_4连通后，即可传输数据，然后依次按R、C、N以使数据依次写入。
数据输入时，首先由DATA在每个CLK的上升沿从MSB（最高有效位）开始依次写入24位移位寄存器中的数据并一次性锁存到目标寄存器，然后再进行下一个目标寄存器的初始化。目标寄存器的选择可由移位寄存器中的最末两位DB1和DB0来决定。对寄存器赋值的顺序为R-C-N。而且C和N寄存器的赋值间隔应大于5 ms。