当经过SINE查找表之后，它的表达式如式（2）：
GCD就代表着最大的偏差值。接着可以直接推导出输入与输出的时频域关系，如式（3）：
式（3）是将输入进行傅里叶变换后得到的理想DDS频率表达式，用f（ω）表示。
但通常DDS由于ROM的容量有限，因此通常累加器的输出会丢弃低位数据而只利用高位数据来寻址，进而产生了相位舍位误差。其杂散模型为：
的傅里叶变换值。从式（4）结果可以看到加入了相位舍位以后杂散出现在ω=kω1±nωc±ω0上。
2、 改进结构
改进的方法首先是在累加器中增加一个触发器，这样做的好处是能够使得Fr经累加器后的叠加值一直保持为奇数。从杂散模型可以分析出只要（Fr，2j-k）互质，就可以减小整个频谱离散抖动的分布。经过验证表明，它的总体SNR减小了，可是这些减小的值会增加到一个频率上。于是增加了一个DAC的延时模块，以便平滑边频，这样就可以把原来增加到某个频率上的杂散减小，并能够帮助滤波器平滑波形。综合以上两种方法以后，实验表明整体由于幅度量化所产生的杂散现象就有了可观的改善。改进结构如图2所示。
可以看到改进后，累加器上的触发器在每个时钟到来时，将D触发器的值重新叠加回累加器的最低位上，如果前一个D触发器的值为“0”，那么在这个时候，经过D触发器的取反输出，此时触发器的值就变成“1”了，那么累加器在原来基础上最低位叠加一个“1”，当一个D触发器的值为“1”的时候同理。这样就造成了触发器输出的值在“0”，“1”间跳变，从而使得累加后的具体值变成了2*Fr+1，即ψ（n）=2Fr+1，这样保证了频率调谐叠加后的数字为奇数，于是它与2j-k互质了。这样做的好处就是让（△ψ，2j-k）=1，原来计算所得：
这样做的缺点是虽然减少了在一定频率上的杂散，但总体的SNR相对于原来有所减小，且将减小的杂散叠加到了某一频率上。