设计中软件部分采用的是Verilog硬件语言编写程序，软件开发环境使用的是Xflinx公司的EDA集成开发工具ISE8．1，仿真工具ModelSim SE 6．1b，综合工具SynplifyPro8．1等几款软件。硬件实现采用的是Xilinx的SPARTANHE系列中的XC2S50E平台级FPGA为核心功能芯片。在FP GA中实现误码测试仪的发送部分、接收部分及误码量统计模块的设计。辅以时钟合成芯片Micrel SY87739L、时钟提取芯片Micrel SY87700V及单片机（C8051F010）的控制，整个系统的体积较小，成本也较低。
关于可编程逻辑就介绍完了，您有什么想法可以联系小编。