赛灵思一直采用的是堆叠硅片互联技术（SSI），这种技术的主要缺点是多个硅片之间存在硬边界，它们只能通过硅中间层进行互联和通信，从而导致明显的性能瓶颈。在最新的ACAP器件中，赛灵思针对性地进行了优化。相比之下，英特尔使用的是以嵌入式多管芯互联桥接（EMIB）为核心的3D系统级封装技术，EMIB没有引入额外的硅中介层，而是只在两枚硅片边缘连接处加入了一条硅桥接层（Silicon Bridge），并重新定制化硅片边缘的I/O引脚以配合桥接标准。
与SSI相比，EMIB系统制造复杂度大幅降低，且硅片间传输延时大幅减少。EMIB在Stratix 10 FPGA上早有应用，例如，在MX系列中，就通过EMIB集成了所谓的“3D堆栈式高带宽内存”（HBM）。此外，EMIB还可以用来连接各类收发器单元，这种基于EMIB的异构集成方式非常灵活，通过芯片集的方式使得相同的FPGA硅片可以搭配不同的收发器、HBM、CPU等单元，进行快速的系统级芯片集成。
最新发布的Stratix10 GX 10M是英特尔首次将两个拥有510万可编程逻辑单元的大型FPGA硅片，通过EMIB相连，由此形成一个超大FPGA。这两个FPGA硅片通过25920个EMIB数据接口进行互联，其中每个数据连接可以提供2Gbps的吞吐量，因此系统整体的通信吞吐量高达6.5TBps。
发布这样的产品，实际上是英特尔在宣布EMIB技术完全可以处理超高带宽的吞吐量需求。另外，英特尔FPGA采用的3D系统级封装技术对芯片的良率也有较高的要求，因为它虽然是异构集成技术，但依赖于每个组成部分的同构性。也就是说，FPGA的可编程逻辑阵列本身是一整片硅片，但通过Stratix10 GX 10M可以看到，EMIB也可以用来作为同构芯片的互联技术，这样就大幅扩展了这种3D封装技术的适用程度。此外，单个FPGA硅片已经可以做到510万个逻辑单元，这也说明英特尔14nm工艺已经非常成熟。
而且EMIB并不是英特尔唯一的3D互联和集成技术。2019年初，英特尔就公布了一项名为Foveros的“真”3D封装技术，它可以将诸如CPU、GPU、DRAM、Cache等功能单元的裸片堆叠在一起，然后再封装成为一枚完整的芯片。Foveros将在英特尔基于10纳米工艺的Lakefiled上采用。
虽然很多人将FPGA比作积木，可以用来实现各种应用，但制造FPGA本身并不像搭积木那样简单。“世界最大FPGA”之争需要的是竞争各方的科技实力，英赛两强相争必然会研制更大、更复杂的FPGA器件，从而驱动更新更好技术的出现，促进行业更快地进步。
（责任编辑：fqj）
关于可编程逻辑就介绍完了，您有什么想法可以联系小编。