74ls373锁存器引脚可以介绍一下
8D锁存器74LS373
G为数据打入端：当G为“1”时，锁存器输出状态(1Q～8Q)同输入状态(1D～8D)；当G由“1”变“0”时，数据打入锁存器中。
74LS373的工作原理是什么
74LS373
八 D 锁存器(3S,锁存允许输入有回环特性) 简要说明: 373为三态输出的八 D 透明锁存器,共有 54/74S373 和 54/74LS373 两种线路 结构型式，其主要电器特性的典型值如下(不同厂家具体值有差别): 型号 tPd PD 54S373/74S373 7ns 525mW 引脚图54LS373/74LS373 17ns 120mW 373 的输出端 O0~O7 可直接与总线相连。 当三态允许控制端 OE 为低电平时，O0~O7 为正常逻辑状态，可用来驱动负载或总 线。当 OE 为高电平时，O0~O7 呈高阻态，即不驱动总线，也不为总线的负载，但 锁存器内部的逻辑操作不受影响。 当锁存允许端 LE 为高电平时，O 随数据 D 而变。当 LE 为低电平时，O 被锁存在 已建立的数据电平。 当 LE 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mV。 引出端符号： D0～D7 数据输入端 OE 三态允许控制端（低电平有效） LE 锁存允许端 O0~O7 输出端 真值表： DnLEOEOnHHLHLHLLXLLQ0XXH高阻态
为什么74ls373中le端口不连接，数据也是导通的内部原理图是什么
74ls373的LE是11引脚，11引脚是使能端，高电平有效。74ls373是TTL电路，TTL电路输入端悬空时是输入端高电平状态。内部原理你可看TTL与非门的内部输入电路。
proteus中的74LS373引脚怎么连接
如是和51类单片机按标准总线式接法如下，输入脚的八只D脚接51的P0八只脚，输出脚Q脚就是输出低八位地址呢，OE和地线都接地，VCC接十5V，G脚接到单片机的ALE//Prog脚上就OK！
锁存器74hc573与译码器74ls373功能是什么
1.锁存器74hc573功能：
编程时，1.使能端置1，此时输出数据和输入数据一致；
2.使能端清0，输出端保持原有值，使得输出的数据锁定，防止误操作。
2.译码器74ls373
（1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,输出全部呈现高阻状态(或者叫浮空状态);(2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态.锁存端LE 由高变低时，输出端8 位信息被锁存，直到LE 端再次有效。 当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。当74LS373用作地址锁存器时，应使OE为低电平，此时锁存使能端C为高电平时，输出Q0~Q7 状态与输入端D1~D7状态相同；当C发生负的跳变时，输入端D0~D7 数据锁入Q0~Q7。51单片机的ALE信号可以直接与74LS373的C连接。
proteus中的74LS373引脚怎么连接、74ls373引脚图，就介绍到这里啦！感谢大家的阅读！希望能够对大家有所帮助！