对芯片故障覆盖率的影响
芯片测试的要求就是要尽可能地将有故障的芯片检测出来，从而降低芯片的逃逸率（Escape）。DFT的目的在于方便测试，提高故障覆盖率，从而降低逃逸率。故障覆盖率并非越高越好，因为提高故障覆盖率可能会大大增加测试成本，所以应该在测试成本与取得的逃逸率之间进行折衷。
对芯片上市时间的影响
产品的上市时间对于企业至关重要，与芯片测试相关的影响上市时间的因素有：测试电路的设计时间、测试准备（ATPG，Test仿真）及工艺测试时间。
在上述因素中，测试电路设计时间的增加无疑会延迟芯片的上市时间，但DFT设计软件的不断完善能够缩短该设计时间。测试准备包括测试向量的编写和仿真，一个高效的测试向量集可以大大缩短工艺测试时间。若不采用DFT技术，就要付出相当长的时间来编写测试向量集，而且，随着VLSI的快速发展，由人工提供测试向量将越来越不现实。如果采用DFT技术，就可以缩短测试准备和工艺测试时间。因此，从总体上看，DFT是可以缩短芯片上市时间的。
两种测试方法的比较
本文针对某一种控制芯片，对采用DFT和不采用DFT的两种测试方法进行了比较，以说明DFT技术对芯片故障覆盖率及测试向量集的影响。对芯片进行“结构测试”时的测试激励来源有两种：一种是直接根据芯片的功能测试激励得到芯片的生产测试向量；另一种就是采用DFT技术，通过对设计插入扫描链，采用ATPG的方法得到测试向量。
不采用DFT技术的芯片测试测试工具与测试流程
Cadence公司的Verifault_XL工具可以统计一个测试向量集能测出多少故障，从而给出该测试向量集的故障覆盖率。采用该工具的测试流程为：
1） 用芯片功能测试激励中的部分激励对芯片的RTL级代码进行代码覆盖率的测试；