2．1 主要元器件的选择
由于单片机价格低廉，功能优越，因此，CPU使用ATB9C5l，它的指令系统与MCS-51完全兼容。为了用最低的价格获得高的存储深度，有最高的（单位速度×单位存储深度）／价格比，本设计选用8位128k容量的高性能COMS静态存储器CY7C109／CY7C1009，将存储器的地址端A0～A16对应地连接到逻辑控制电路中生成的地址信号QO～Q16上，将使能端和写有效端给单片机和控制逻辑进行控制，就可以进行对应的存储数据和读取数据操作。系统中最高的采样频率为25MHz，为了实现这样的高速采集，我们选择了TI公司的A／D转换器TLC5540，其最高采样速率可以达到40MHz。
2．2 单片机及其控制设计
单片机控制部分包括系统清零和读出数据，其主要作用是：①负责A／D转换过程的启动及完成控制；②对自动存储于存储器内的采集数据进行处理。其中Pl口做数据线，P0．0为系统清零位（包括地址以及控制逻辑部分），P0．1控制A／D与存储器的连接和断开，P0．2为采集完成位，P0．3读出数据地址信号控制，P0．4完成对存储器的读写控制。单片机首先控制A／D直接和存储器连接，接着给出系统清零信号，将地址和控制逻辑中的计数器清零，等待触发脉冲的到来。开始数据采集后，单片机查询采集是否完成，采集完成后，系统再一次清零，断开A／D和存储器的连接，控制地址发生器将存储在里面的数据读出，一次采集就完成了。
2．3 专用控制逻辑的设计及其CPLD实现
窄脉冲时域反射仪要求的分辨率较高，所以要求的采样频率相当高，例如要实现1m的测距分辨率，在波速200m／ns的情况下，要求波形抽样的时间分辨率约为10ns，对应的数据采集频率达100MHz。
逻辑控制要实现对一固定波形多次采样并进行波形拼凑，实现高速数据采集电路，即将需一次完成的100MHz高速采样转换为相应的较低频率的多次采样，将各次采样的结果进行重新组合，以拼凑出一个完整的100MHz采样波形。系统的实际数据采集速度是25MHz，采样时间间隔40ns，每完成一次波形测试，仪器要连续发射四次脉冲，数据采集电路起动四次，由于障碍点是固定的，每次发射脉冲时，仪器接收到的脉冲反射波形是相似的，只不过发射脉冲的时刻与起动采样的时刻延时分别从0ns依次以10ns的间隔增加到40ns。