在各种汽车应用中，尤其是 ADAS、动力总成和马达控制/管理中，用于更快/更流畅的系统响应的预测建模正变得越来越普遍。预测建模使用能够基于各种输入来预测结果的统计模型。这种实现方式的好处在于DSP 处理器可以运行高度复杂的模型，并且可以响应更广范围的传感器和环境输入并更快地生成输出。机器学习算法对于匹配预测模型的状态也很有帮助，该算法可以帮助学习预期的结果并进一步改善响应时间和输出质量。预测建模最好在基于线性代数的算法中使用单精度浮点来实现，以确定计算数据的范围和准确性。同时，可以将数学计算归类为线性代数运算在 DSP 处理器上进行大量计算。
具有高性能处理的应用 - (例如每秒 10 吉比特数据速率的 5G 无线通信，以及每秒需要 200 吉比特以上数据吞吐量的汽车 ADAS、RADAR 和 LiDAR)都需要具有非常宽的向量计算能力，以及具备高度并行执行能力的 DSP。这些新的 DSP 计算驱动因素改变了传统 DSP 内核的架构和指令集架构 (ISA) 要求。DSP 需要极高水平的计算吞吐量，并需同时具有高水平的单精度和半精度浮点计算。传统 DSP 处理器重点执行定点数据类型处理，而增加的浮点单元在处理能力和功耗方面并非是最佳选择。传统的 DSP 处理器对线性代数的指令支持有限，对于矩阵转置运算, 虽然提供 SQRT 和/或 1/SQRT 支持，但对于线性代数算法的完整范围则必须对数学运算进行软件仿真。
面向数据主导型世界的新一代DSP架构
新一代的 DSP 内核能满足浮点和线性代数数据吞吐量的计算要求。该DSP 是 DesignWare® ARC® VPX5 处理器 IP方案会在其中作为本机架构的一部分来开发浮点和线性代数向量计算，并通过向量 SIMD 和 VLIW 架构有效实现超高水平的并行处理。DesignWare ARC VPX5 处理器 IP 具有四个并行执行维度（图 1）。