3.4 高通滤波器和直流偏移标定
由于CS5361转换器内部集成有数字高通滤波器｡因此，可通过控制该芯片HPF引脚的状态来控制高通滤波器的工作状况，具体的方法是：当HPF为0时，内部高通滤波器将连续记录通道内的低频信号，并从抽样滤波器中滤除低于转折频率的低频信号，从而实现高通滤波功能｡此时高通滤波器的转折频率为1Hz，高通滤波器的建立时间为105/FS（s）;而当HPF为1时，高通滤波器记录的低频信号被冻结，并连续地从抽样滤波器中被扣除，从而实现直流偏移校正功能｡与CS5361相连的模拟通道在工作时，可能会产生小的直流偏移，从而影响CS5361性能的发挥｡因此，可以利用CS5361内部集成的数字高通滤波器将直流偏移校正掉，现将其工作过程说明如下：
（1） 开通高通滤波器，等待至少105/FS秒的时间以建立高通滤波功能;
（2） 高通滤波器建立后，禁止高通滤波器工作，冻结直流偏移值，此时芯片的输出即为去掉直流偏移后的数据｡
应当说明的是：在此过程中，应始终保持CS5361处在正常工作状态｡如果CS5361进入低功耗模式，那么高通滤波器中冻结的直流偏移值将被复位，此时若想实现直流偏移校正功能，则必须重复上述过程｡
图3
3.5 数据输出格式控制
CS5361的数据输出格式有左对齐格式和I2S格式｡通过控制I2S/LJ脚的状态可以选择数据的输出格式｡
当I2S/LJ为0时，数据输出格式为左对齐格式;当I2S/LJ为1时，数据输出格式为I2S格式｡两种格式的时序图如图3所示｡
4 应用
同其它高精度AD转换器一样，CS5361在实际应用时，也应特别注意地线和电源线的布线｡设计时必须为VA和VL提供干净的电源，当用VD给CS5361内部的数字滤波器供电时，可以通过一个电阻从VA上获取，也可以直接与系统的逻辑电源相连｡而如果VD从VA上获取，则必须保证VD不再给其它数字电路供电｡电源退耦电容必须尽可能靠近CS5361，而且应使小容量的电容更靠近ADC｡所有信号，特别是时钟信号必须远离FILT+和VQ引脚，接在FILT+和VQ上的退耦电容必须放在与REFGND最近的位置｡为了减小数字信号干扰，ADC的数字输出应该只驱动CMOS输入端｡图4是CS5361的典型应用电路连接图｡
由于ADC只以有限频率采样模拟信号，因此，高于一定频率的信号可能会引起假频信号｡另外，由于ADC的输入阻抗有限，因此，在输入端还应加一定带宽的阻抗匹配电路，以改善ADC的性能｡
由于ADC参考电压的源阻抗以及外部滤波电容的影响，系统上电后，必须经过一段时间，参考电压才能稳定，因此，必须等待一段时间后才能得到准确的测量结果｡另外在实际使用CS5361时，还有以下几点需要注意：