今天小编要和大家分享的是模拟技术相关信息，接下来我将从2.4G低噪声放大器电路的设计和仿真分析，微波晶体管放大器的噪声系数.ppt这几个方面来介绍。
模拟技术相关技术文章2.4G低噪声放大器电路的设计和仿真分析
1 引言
随着无线通信技术的小断发展，系统要求更高的集成度，更强的功能以及更低的功耗。同时，CMOS技术已经发展到深亚微米水平，使得CMOS器件的高频特性得到进一步改善，已经能与锗硅和砷化钾器件相媲美。另外，CMOS器件在功耗上占有优势，因此深亚微米的CMOS技术在无线通信体系中很有应用潜力。在射频接收机中，低噪声放大器（LNA）占有重要位置，他在放大输入的微弱信号的同时抑制伴随的噪声。因此，低噪声系数与高增益是LNA的两个重要指标，当然这两个指标还要与功耗、线性度、输入输出匹配及小工作电流时的无条件稳定性相互折衷。
常见的CMOS低噪声放大器有差分输入（superhete-rodyne）、共栅（common-gate）、共源共栅（cascode）三种结构。差分LNA具有低噪声系数（NF）和有效抑制共模干扰的特点，但对于相同的噪声系数，差分放大器的功耗是单端放大器的两倍，而且所占芯片面积较大；共栅放大器输入阻抗匹配容易实现，具有较好的反相隔离度和稳定性，但噪声系数较大；共源共栅放大器能够提供一个较高的增益和反相隔离度，但其增益和噪声系数受到共源级的漏级衬底寄生效应的严重影响。
本文针对无线通信中蓝牙技术的重要频段，采用深亚微米技术TSMC 0.18μm CMOS工艺，设计了一种2.4 G的低噪声放大器，并给出了ADS软件的仿真结果和讨论。
2 电路设计
对于CMOS LNA来说，通常要求S21在10～20 dB间。如果增益太小，LNA不能将微弱的输入信号（-140～-40 dB，或0.03μV～3 mV）放大到预定的值；如果增益太大，LNA又会影响下一级混频器的线性度。一般情况下，S11／S22应小于-10 dB，S12应足够小（《-20 dB）。此外，在输入输出端应进行阻抗匹配以提高功率增益。
本文采用的LNA电路结构如图1所示。LNA的偏置电路由Rref，M3及Rbias组成。晶体管M3与M1形成一个电流镜，并且他的宽度是M1宽度的几分之一，以使偏置电路的附加功耗减到最少。通过M3的电流由电源电压和Rref以及M3的Vgs决定。电阻Rbias的值（20 kΩ）足够大以使他的等效噪声电流小到足以被忽略。
对于输入端，Cd是一个隔直流的电容，Ls为源级负反馈电感。C1，Lg和C2组成一个π型网络。由于高的品质因数会导致芯片面积增加，而太低的品质因数会使电感损耗增加并使噪声系数NF变坏，采用π型网络匹配可以较好地解决以上矛盾。在π型网络中，首先选择一个具有高品质因数、便于集成的电感Lg，其次计算C1，C2使其满足输入匹配要求。