今天小编要和大家分享的是可编程逻辑相关信息，接下来我将从基于高精度可编程延迟单元实现高性能8倍采样器的设计，(ssi)技术,是提供业界带宽最高的fpga,可提供多达16个28gbps收发器和这几个方面来介绍。
可编程逻辑相关技术文章基于高精度可编程延迟单元实现高性能8倍采样器的设计
异步串行数据接口要求接收器恢复数据，方式是对比特流进行检查，并在所发送数据未附带时钟时确定每个位的采样位置。有几种方法可以在 Xilinx FPGA 中实现此类接收器。RocketIO收发器就是专门为这一任务设计的，但并非在所有 Xilinx FPGA 中都可用。根据器件系列和速度级别不同，SelectIO 的输入端和 FPGA 逻辑资源可以实现比特率高达近 1 Gb/s 的异步串行接收器。
对于行程短且抖动小的数据，每个位周期对比特流采样四次左右足矣。这种低过采样率数据恢复技术在 XAPP224 《数据恢复》中有描述。不过，如果未经过位转换数据行程就很长或者所要求的抖动容限高时，就需要较高的过采样率，这在传统上需要使用多个时钟相位，常常要占用若干数字时钟管理器 （DCM） 及大量全局时钟资源。
Xilinx Virtex-4 和 Virtex-5 器件的每个输入引脚都有与其相关的高精度可编程延迟单元。这些延迟单元被称为 IDELAY，可用于实现过采样器，这种过采样器仅利用极少的 FPGA 逻辑资源，而更重要的是，进行 8 倍过采样只需一个 DCM 和两个全局时钟资源。与使用多个 DCM的技术相比，这种解决方案可提供更高的抖动容限。
如果配以适当的数据恢复方案，就可以将本文所述的过采样技术用于多种不同的数据协议，在Virtex-5 器件中采样率可达 550 Mb/s，而在 Virtex-4 器件中可达 500 Mb/s。我们举例说明如何使用这种技术，用参考设计实现一个以 270 Mb/s 运行的 SD-SDI （SMPTE 259M） 接收器。
过采样技术
使用过采样的异步串行数据恢复技术要求接收器对输入的比特流快速采样，其速度足以在每个位周期中采集多个样本。这种采样方法可提供有关比特流的足够信息，从而可以确定位转换的位置，并且保证每个位的采样点都靠近位中心而远离转换区。
图1 所示为一典型异步串行数据过采样数据接收器。此接收器由两大部分组成：过采样器和数据恢复单元 （DRU）。过采样器在每个位周期对比特流进行多次采样，采集足够多数据传输给DRU。DRU 必须在每个位周期中取得足够的样本，以便确定发生位转换的位置，然后在距离转换区安全的位置对各个位进行采样。通常，过采样器在每个位周期中能向 DRU 提供的样本越多，DRU 对位转换发生位置的判断就越准确，对数据的恢复也越精确。每个位周期取得较多样本可以提高 DRU 的抖动容限。