今天小编要和大家分享的是EMC,EMI设计相关信息，接下来我将从EMC实验的退耦电容放置位置，工程科技 信息与通信 emc对策元件ppt 基于漏电流的限制,y电容 值不这几个方面来介绍。
EMC,EMI设计相关技术文章EMC实验的退耦电容放置位置
去年第一次跟着师父去做产品的EMC实验的时候，颇有收获在此整理分享给大家。
以前在学生时代的时候对于MCU退耦电容的作用理解的并不是很透彻，导致不是很关心退耦电容的放置位置，退耦电容在芯片的手册中是如下声明的：
手册上说明： Each power supply pair （VDD/VSS， VDDA/VSSA etc.） must be decoupled with filtering ceramic capacitors as shown above. These capacitors must be placed as close as possible to， or below， the appropriate pins on the underside of the PCB to ensure the good functionality of the device.
意思是为了给MCU提供更好的工作环境，退耦电容必须尽可能靠近MCU。而当时设计的PCBA因布板区域等限制，忽略了此规定，退耦电容放置的离MCU供电引脚相对较远。导致在做CE02 电流法时在 32M，64M，96M产生了尖峰下图所示，楼主用的MCU是8M的主频很明显这是晶振的倍频：
楼主和师傅加了Π型滤波，L型滤波都没有左右，后来在导线上加了一个大磁环将48M附近的鼓包压了下去（48M的鼓包后来发现是由背景噪声引起来的），各种共模和差模并没有任何的明显作用。后续将MCU引脚上强行焊上100nF和10uF的电容后，尖峰下降。随即重新进行layout删去一些不必要的器件，终于为退耦电容腾出了一些位置，最终正式实验的时候余量竟然有20db（优秀）！
自此实验之后，正式了MCU退耦电容的作用，既可以给MCU提供更好的工作环境，又可以将MCU产生的噪声滤去。所以MCU退耦电容一定要离引脚足够近啊！
关于EMC,EMI设计就介绍完了，您有什么想法可以联系小编。