表1 不同的控制端口逻辑实现芯片工作状态的切换
4 比较器失调消除技术
为实现较高的转换速度， 本次设计采用多级比较器结构，由四级低增益放大器和一级锁存器构成， 而高精度的实现需要对比较器进行失调校准技术。比较器的失调电压是由于电路元件的失配造成的， 这种失配通常是随机的， 不能预先估计。失调电压的存在会影响比较器的精度， 在较高分辨率的ADC 中， 输入失调电压不能太大， 这就要使用失调校准技术。失调校准技术在MOS 工艺中是适用的，这是因为MOS 器件的输入电阻近似无限大， 使得晶体管栅极上可以长期贮存电荷， 可以将失调电压贮存在电容上， 通过与输入叠加来消除失调电压的影响。本次设计， 我们采用在每一级放大器加入辅助输入端的方法， 消除比较器的失调。
图5 利用辅助输入端消除失调技术
如图5 所示， 主放大器被设计成由两个跨导放大器组成， 由于比较时用于开环， 增益较小， 可用电阻作负载； A3 为反馈环路上的调零放大器， 为高增益放大器。消失调时首先， 开关S1 闭合， S2 将主运放两输入接至共模电平， 此时通过反馈环路， 辅助运放输入端上的电容存储的失调电压设为Vc， 则：
可得：
当S1 断开， S2 接入输入信号时， 比较器正常工作， 由于Vc 的作用， 可以得到此时在比较器输入端的等效失调电压为：
根据ADC 的精度和电容阵列的校准算法， 并通过调节辅助运放和调零运放的增益使多级比较器的精度达到设计要求， 本次设计比较器的精度需高于19 位。图6 为加入辅助输入端的低增益跨导放大器的电路设计， 本次设计各级前放的增益约为22dB.
调零放大器采用全差分折叠式共源共栅结构， 一方面可实现高增益， 另一方面用于构成单位负反馈， 从而可用电容检测并消除自身的失调。本次设计， 该运放增益需要达到70dB 以上， 同时为保证输出共模电平的稳定需加入共模反馈。